开发硬件和软件系统现在涉及集成许多IP模块、许多核心和大量的软件。为了确保您的片上系统(SoC)满足您的设计意图,验证技术是必不可少的。 Cadence提供验证解决方案 —— 从早期软件构建到用例测试、调试和性能分析 —— 是基于ARM的SoC设计的理想选择。

与ARM合作,Cadence在系统开发套件中增强了基于ARM的系统验证技术,以提供:

  • 通过Cadence® Interconnect Workbench中的新的可适应互连性能表征测试套件,并与ARM AMBA® Designer集成,能够更快的针对ARM CoreLink™ interconnect IP的系统的性能分析和验证。
  • 使用Cadence Palladium®仿真系列,与ARMv8 64-bit Cortex处理器系列快速模型,为更精确硬件的操作系统嵌入式软件验证提供支持
  • 验证IP(VIP)支持AMBA 5 CHI协议,用于高级服务器、存储和网络系统,以及用于Palladium系列的加速验证IP
  • 使用Palladium XP平台中的动态功率分析,以及Joules™RTL电源解决方案,针对基于ARM系统的低功耗优化
  • 通过Perspec™ System Verifier,在复杂的系统级、覆盖驱动率的测试开发方面,针对基于ARM系统的软件驱动验证
  • 在使用Indago™ Debug Platform的ARM RTL CPU上的嵌入式软件调试,与使用Protium™快速原型平台的ARM DS-5 Development Studio之间,做到硬件/软件调试同步

扩展了对AMBA协议和ARM快速模型的支持

Cadence在其市场领先的AMBA协议支持基础上,扩展了AMBA 5 CHI的VIP和加速VIP。您可以在所有仿真器和Palladium XP系列的上得到验证支持。

Cadence Palladium Hybird解决方案已经扩展到支持用于ARM Cortex-A产品组合的ARM Fast Model,包括用于移动和网络系统的ARMv8处理器。此外,由于Cadence是ARMv8和ARMv7 Fast Models的增值经销商,您将获得一站式的购物体验。

扩展CoreLink性能验证和分析

从AMBA Designer到Interconnect Workbench的自动流程,意味着您不必手动指定互连的描述。您可以对互连进行多次迭代,并快速验证和分析性能,以实现所需的结果。为了优化包括存储器访问的性能,可以使用CoreLink互连和内存控制器,它们也与Interconnect Workbench配合使用。