为了进行全面的系统级SoC / ASIC验证,您需要在提供高度可控性和可见性的、可扩展的验证环境中激励和验证您的设计,要对设计应用系统级激励,并验证集成系统的性能和行为。使用Cadence®高吞吐量仿真技术,设计和验证团队可以使用实际的系统级环境快速启动、验证、调试和迭代其硬件和软件设计。

我们的仿真加速技术允许您扩展和重用现有的仿真验证环境,并在RTL和门级上获得远远超过软件模拟器的速度。它还提供基于信号的加速(SBA)和先进的基于事务的加速(TBA)方法,以进一步提高性能。 SBA允许用户加速现有的软件模拟器验证环境,而不改变现有的方法或测试平台环境。 TBA使仿真环境能够达到完全的硬件仿真速度,同时保持仿真环境的灵活性和测试台的可重用性。 Cadence加速验证知识产权(VIP)库为最常见的协议提供现成的事务处理器。

此外,当您使用集成工具套件时,您将能够实现更强大的结果:

  • 针对不同工作负载编译数据库,在单个工作站上编译时间高达每小时140MG
  • 分配尽可能多的工作负载
  • 根据优先级运行工作负载
  • 芯片实现前后的缺陷调试