无论您是在HDL级别,测试平台级别还是在验证知识产权(IP)级别进行调试,错误都难以在复杂的设计中找到。 错误经常出现为与其实际发生分离的几十或几百个周期的错误。 有了这些挑战,设计和验证工程师需要复杂的工具来发现模拟器产生的数据的干草堆中的错误。

通过Cadence的Indago®技术,您将找到解决RTL,测试平台,VIP和SoC验证调试需求的复杂解决方案。 我们的Indago Debug平台可以将高级数据探索技术应用于硬件验证,以实现智能调试和更高的自动化,从而将您的调试生产力提高多达50%。 您将能够在单个模拟重新运行中调试几乎任何类型的问题。