Allegro Sigrity SI Base提供了高级的互连建模和信号完整性仿真,支持约束规则开发和高速设计的电气分析。在封装,板级和多板级提供高速信号仿真。也可对Allegro PCB设计和封装设计的数据,进行编辑和布线,提供基于Spice的仿真器和嵌入基于2D和3D结构的场分析功能。

Allegro Sigrity SI Base支持晶体管级和行为级模型,包括创建考虑电源的IBIS 5.0的模型。并行总线和串行信道可在前仿真时改变参数进行权衡,或在后仿真时做相关信号的分析。

特性

  • 高集成度设计和分析环境能够避免设计中的错误和人工操作代理的时间代价。
  • 通过制造公差,设计的误差和生产参数的参数扫描分析,得到最优配置,提高产品性能
  • 早期拓扑的选择
  • 从Allegro PCB 和封装设计界面中直接执行后仿真验证建立多板仿真和芯片封装板级信号仿真
  • 应用IC芯片的AMI发送端和接收端模型
  • 仿真10Gbps以上设计中的抖动和噪声
  • 评估IC芯片的信号处理和时钟数据恢复(CDR)的效果
  • 用图表形式表示信道的特性
  • 精确的仿真通道中的S参数模型
  • 利用通道仿真模板和通用的AMI模型来进行快速仿真