现如今,半导体封装越来越复杂,对性能的要求不断提高;而多数企业的设计资源却停滞不前,提高效率和生产率就变得至关重要。Cadence® IC封装及多层面协同设计,作为包含仿真分析的全面设计环境中的其中一部分,具备自动化特性,可以精准加速设计进程。

随着高级封装的复杂性与日剧增,电源完整性(PI)和信号完整性(SI)面临的挑战愈加严峻,根本原因是由于IC速度和数据传输速率增快、供电电压的降低,以及更密集的微型化结构要求。堆叠芯片及封装、更高的引脚数以及更严苛的电性能约束都加剧了半导体封装的物理设计复杂性。为克服这些问题,您需要在整个设计过程中采用先进的电源完整性分析工具,以及具备电源感知功能的Sigrity™ 信号完整性分析工具。