业界领先的Cadence® Virtuoso® 定制IC版图设计工具旨在加快您的物理版图实现效率,使您能够通过更高质量和更多差异化的物理实现达到更快的设计收敛。我们的Virtuoso版图设计工具支持在器件、标准单元、模块和芯片级别的全定制模拟、数字、RF和混合信号设计。

从高级全定制多边形编辑,灵活的原理图驱动的全定制版图设计,通过物理和电气约束驱动的半自动全定制版图设计,到物理和电气约束驱动自动全定制版图设计,Virtuoso版图设计工具能力是可扩展的,以便帮助您管理日益复杂的设计:

  • 全定制版图设计
  • 电路图驱动的版图设计
  • 物理约束驱动版图设计
  • 电约束驱动版图设计
  • 半自动全定制版图设计
  • 自动全定制版图设计

Virtuoso 版图设计工具与Virtuoso Schematic Editor、Virtuoso Analog Design Environment 电路设计工具,以及Cadence Physical Verification System 和第三方验证工具,都能够无缝集成。
Virtuoso平台已有超过25年的历史,每年有上千个的设计通过该平台Tape out,它是业界使用最多的、得到流片证明的、值得信赖的全定制IC设计平台。