理解“设计的相互依赖性对电路性能的影响”

打造智慧生活时代的电子系统时,未来的设计人员需要掌握半导体、芯片封装、系统互连、软硬件集成、系统验证等各个层面技术。传统设计方法孤立地处理以上各层面的问题,已无法满足日益增长的复杂性、低功耗要求和更紧迫的产品上市时间。通过与在电子设计自动化、知识产权、芯片制造以及价值链其他部分的产业生态领导者合作,为“系统设计实现”(System Design Enablement,SDE)营造完善的综合环境,成功的企业得以繁荣发展。Cadence® 定制 IC/模拟/RF解决方案是SDE战略的核心组成部分。

通过选择性地对定制IC的非关键组件进行自动化设计,工程师们可以将精力专注于打造更精准的设计。Cadence的解决方案,包括Virtuoso®模拟设计环境、Spectre® 仿真解决方案和Liberaterate™ 特征库提取与验证解决方案,以及量身打造的电学感知设计(EAD)和先进工艺节点设计流程,使用户可以快速、准确地输入设计概念,并在电路图里自然流畅地管理设计内容。在能感知寄生效应的先进设计环境下,用户能够对一个模拟、RF或混合信号设计的许多相互依赖性进行抽象化和可视化,并理解与决定其对电路性能的影响。